(54) MOUNTING SYSTEM OF SEMICONDUCTOR DEVICE

(11) 2-28990 (A)

(43) 31.1.1990 (19) JP

(21) Appl. No. 63-178117 (22) 19.7.1988


(71) SEIKO EPSON CORP (72) HIROSHI NAKANE(1)

(51) Int. Cl<sup>5</sup>. H05K1/18

PURPOSE: To enable double-sided mounting, and to facilitate positioning by constituting two of lead pins in size longer than other lead pins, forming first wiring patterns in response to other lead pins, shaping second wiring patterns onto the other surface in response to the long-sized lead pins and forming

through holes to the second wiring patterns.

CONSTITUTION: At least two lead pins 2a are made longer than other lead pins 2 as four at four corners or two at diagonal corners. When the length of one lead pins 2 is represented by (l), the length  $l_1$  of the pins 2a is shown in  $pl_1 = l + t + a$  (t represents the thickness of a wiring board 4 and a projecting length from the wiring board 4). The short-sized lead pins 2 are abutted against wiring patterns 6 and positioning in the vertical direction is conducted, and positioning in the before and behind and left and right directions is performed by the long-sized lead pins 2a inserted into through-holes 5. The short-sized lead pins 2 are soldered to the corresponding wiring patterns 6 of one surface of the wiring board 4 and the long-sized lead pins 2a to the wiring patterns 6a of the other surface through a reflow, thus mounting a device 1 at a correct location on the board 4.



x83

y combined

**子松子 000090~5年 開刊** 

⑩ 日 本 国 特 許 庁 ( J P ) ⑪ 特 許 出 願 公 開

@公開特許公報(A)

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)1月31日

H 05 K 1/18 6 5 4 1 1 5 6736-5E 2 8 7 7 1 1

**电相通讯员公司水源等下海一**得货运。

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称

半導体装置の実装方式

願 昭63-178117 ②特

願 昭63(1988)7月19日 ❷出

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

修一 丸 茂 @発明者

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

セイコーエプソン株式 勿出 願 人

東京都新宿区西新宿2丁目4番1号

医正正性表面系统

会社

弁理士 佐々木 宗治 四代 理 人

外2名

1. 発明の名称

半導体装置の実装方式

2000年1月2日日本第二日本第二日

2. 特許請求の範囲

下面に多数のリードピンを配設した半導体装置 を配線基板に実装するものにおいて、

前記リードピンのうち少なくとも2本を他のり - ドピンより長く構成し、前記配線基板の一方の 面に前記他のリードピンに対応して第1の配線パ ターンを形成すると共に、他方の面に前記長いり ードピンに対応して第2の配線パターンを形成し、 該第2の配線パターンにスルーホールを設けたこ とを特徴とする半導体装置の実装方式。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、下面にリードピンをマトリックス状 に配列したピングリッドアレイと呼ばれる半導体 装置の実装方式に関するものである。

[従来の技術] .....

近時、電子機器の小型化、薄形化等の要請と、

高機能化、多様化によるI/O端子の増大に伴っ て、半導体装置は益々多端子化しており、例えば、 外径 2.8 mm × 2.8 mm 、厚さ 3.6 mm の半導体装置におい て、端子の数は160 本、各端子の幅は300 um 、各 端子の間隔が650 μm程度のものが使用されている。 そして、配線基板への実装時には、これら微細な 各端子を配線基板に設けた微細な配線パターンに それぞれ接続しなければならないので、各端子の X , Y . Z 方向の位置管理が厳しい精度で要求さ れる。このようなことからパッケージの四方に端 子を設ける方式の半導体装置においては、端子の 数の増大は限界に近づきつゝあるが、半導体装置 の端子数は今後益々増加し、近い将来において 400 ~600 本以上に達するものとみられている。

このような半導体装置の多端子化に対応するた め、最近では第3図に示すように、半導体装置1 の下面にリードピン2をマトリックス状に配列し たピングリッドアレイ (PGA)と呼ばれる半導 体装置(以下単に半導体装置という)が実用化さ れている。

特開平2-28990(2)

配線基板4の配線パターン.6 に、リードピン2に 対応してそれぞれスルーホール5を設け、一部のプラブの原因にもなっていた。 リードピン2に位置決め用ストッパ3を設けて各。出版、第4図の例においてはリードピン2が他 ディップ等によりリードピン2を配線パターン6 にはんだ着けして配線基板4に取付けていた。

また、第5図に示すように、配線基板4にスル ーホールを設けず、配線基板4に設けた配線パタ ーン6上に半導体装置1のリードピン2を搭載し、 リフロー等によりはんだ付けする表面実装も行な われている。

# [発明が解決しようとする課題]

最近は、半導体装置や電子部品を配線基板に高 密度で実装するため、これらを配線基板の両面に 取付ける両面実装方式が進められているが、前記 従来の実装方式では、リードピン2はいずれも配 を目的としたものである。 線基板4の一方の面の配線パターン6とだけしか 接続できず、若し他方の面に設けた配線パターン にリードピン2を接続しようとする場合は、両面

この半導体装置は、従来、第4図に示すように 、 の配線パターンを導線によって接続しなければな らず、構造が複雑になるばかりでなく、コストア

The same of the sa

リードピン2をスルーホール5に差込み、はんだ。6方の面へ突出しているためいこの面に記録パター ンを形成する場合や電子部品を取付ける場合の障 害になっていた。さらに第5図の例においては、 リードピン2の位置決めが面倒であるばかりでな く、リードピン2は配線パターン6に単にはんだ 付けしただけなので不安定であり、輸送中や振動 ・衝撃等により半導体装置1が脱落するおそれも

> 本発明は、上記の課題を解決すべくなされたも ので、配線基板の両面実装が可能であり、しかも 位置決めが容易で安定して配線基板に取付けるこ とのできる半導体装置の実装方式を実現すること

#### [課題を解決するための手段]

本発明に係る半導体装置の実装方式は、リード ピンのうち少なくとも2本を他のリードピンより

長く構成し、配線基板の一方の面に前紀他のリー ドピンに対応して第1の配線パターンを形成する と共に、他方の面に長いリードピンに対応して第 2 の配線パターンを形成し、この第 2 の配線パタ ーンにスルーホールを設けたものである。

#### 〔作 用〕

長いリードピンをスルーホールに挿入すること により、前後左右の位置決めがなされ、他のリー ドピンが第1の配線パターンに当接することによ り上下方向の位置決めが行なわれる。ついで、各 リードピンをそれぞれ第1.第2の配線パターン にはんだ付けする。

### [発明の実施例]

第1図は本発明実施例の模式図である。なお、 前述の従来例と同一又は相当部分には同じ符号を 付し、説明を省略する。本発明においては、半導 体装置1の下面に設けた多数のリードピン2のう ち、例えば四隅の4本あるいは対角隅の2本の如 く、少なくとも2本のリードピン2aを他のリー ドピン2より長く形成したものである。 即ち、他 方のリードピン2の長さを』とすれば、このリー ドピン 2 a の長さℓ<sub>1</sub> を、ℓ<sub>1</sub> **-1** + t + α (但 し、tは配線基板4の厚さ、αは配線基板4から の突出長さ)とする。

また、配線基板4の一方の面に、短かいリード ピン2に対応してそれぞれ配線パターン6を形成 すると共に、他方の面の長いリードピン2ac対 応した位置に配線パターン6aを形成し、この配 線パターン6aにスルーホール5を設けたもので ある。

上記のように構成した本発明により、半導体装 散1を配線基板4に実装するには、各配線バタ→ ン 6 , 6 a の表面にはんだクリーム等を塗布 (印 刷)したのち、長いリードピン2aをスルーホー ル5に挿入して半導体装置1を配線基板4上に搭 載する。このとき、短かいリードピン2が配線パ ターン6に当接して上下方向の位置決めがなされ、 スルーホール5に挿入された長いリードピン2a によって前後左右の位置決めが行なわれる。つい で、例えばリフロー装置によってリフローすれば、

短かいリー 線パターン の面の配線 れ、半導体 実装される この場合 1の集積回 線パターン

St. Burne

ジ及び配線 能を満足す を考慮する 第2図は 施例におい リードピン

位置決め機

上記の説 本設ける場 ばよく、集

で、作用効

る。

リードピン されるので い等、実施 4. 図面の 第1図及 3 🖾 (a),(b 装置の一例 第4図,第 の半導体装 した断面図 1:半導

長いリード ル、6,6

特開平2-28990(3)

当前平2-28999(4)

短かいリードピン2は配線基板4の一方の面の配線パターン6に、長い方のリードピン2 a は他方の面の配線パターン6 a にそれぞれはんだ付けされ、半導体装置1 は配線基板4上の正しい位置に実装される。

この場合、長いリードピン2aは、半導体装置 1の集積回路を配線基板4の他方の面に設けた配 線パターン6aに接続する機能を有すると共に、 位置決め機能も有するので、集積回路、バッケー ジ及び配線基板の設計にあたっては、これらの機 能を満足するように、長いリードピン2aの位置 を考慮する必要がある。

第2図は本発明の他の実施例の模式図で、本実施例においては長いリードピン2bを他の短かいリードピン2より太く形成して剛性を高めたもので、作用効果は第1図の実施例の場合と同様である。

上記の説明では、長いリードピンを2本又は4本設ける場合について示したが、2本以上であればよく、集積回路の設計に応じて適宜増減するこ

とができる。また他方の面の配線パターンに接続するリードピンが 1 本でよい場合は、別に 1 本又はそれ以上の位置決め専用のダミーピンを設ければよい。

## [発明の効果]

以上の説明からいと、 はなる情にのののできないと、 ののリー、は、 ののリー、は、 ののリー、は、 ののリー、は、 ののリー、は、 ののののでは、 のののでは、 ののでは、 のので、 ののでは、 ののでは、 ののでは、 のので、 ののでは、 ののでは、 ののでは、 のので、 のので、

また、半導体装置は、長いリードピンによりス ルーホールをガイドとして配線基板に搭載される ので位置決めが容易になるばかりでなく、長短の

方式は、リードリードピンより

ばな

ストァ

22が他

ける場合の陣

例においては、

あるばかりでな

6に単にほんだ

寒するおそれも

べくなされたも

であり、しかも

板に取付けるこ

を実現すること

191

and the second

輸送中や振動

パター

れば、このリー l + t + α (但 記線基板4から

11 1 1 1 1 1 1 1 1 1 1

、短かいリード ターン 6 を形成 ドピン 2 a に対 形成し、この配 を設けたもので

よ、ムa腺ピロリなり、配をス板2めドれっとながピるっと配なン。すれのはなっ。すれるのは、


リードピンにより半導体基板の両面にはんだ付け されるので取付けが安定し、脱落するおそれがな い等、実施による効果大である。


# 4. 図面の簡単な説明

第1 図及び第2 図は本発明実施例の模式図、第3 図(a)・(b) はピングリッドアレイ方式の半導体装置の一例を模式的に示した下面図及び側面図、第4 図、第5 図は従来のピングリッドアレイ方式の半導体装置の配線基板への取付例を模式的に示した断面図である。

1: 半導体装置、2: リードピン、2 a, 2 b: 長いリードピン、4: 配線基板、5: スルーホール、6, 6 a: 配線パターン。

代理人 弁理士 佐々木宗治





1:半導体装置

2: リードピン

2a,2b: 長いリードピン

4:配線墨板

5:スルーホール

6.6a:配線パターン

# 特開平2-28990 (4)

